Инженер по UVM верификации

Инженер по верификации для проверки IP-блоков и СнК современных процессоров с использованием UVM и SystemVerilog. Зарплата от 250 000 RUB. Гибрид/офис/удаленно в Москве, Санкт-Петербурге, Нижнем Новгороде, Минске.

Вы будете верифицировать IP-блоки и СнК для современных процессоров, работая с UVM и SystemVerilog. Мы предлагаем возможность влиять на архитектуру, участвовать в патентной деятельности и расти вместе с командой экспертов. Задачи: - Планирование функциональной верификации IP-блоков и СнК, разработка тестовых планов. - Разработка верификационных окружений на UVM. - Автоматизация тестирования (Python/Perl/Tcl). - Запуск регрессионного тестирования в CI. - Настройка VIP для интерфейсов (AXI, AHB, OCP, CHI). - Согласование тестовых планов с архитекторами и RTL-разработчиками.

Обязательно: - Опыт в верификации и/или RTL-разработке для FPGA или ASIC от 3 лет. - Знание SystemVerilog и ООП. - Опыт работы с RTL-симуляторами (любой производитель). - Владение скриптовыми языками (Python/Perl/Tcl/Shell). - Уверенные навыки работы в Linux. - Английский язык — чтение технической документации, переписка. - Знание современной архитектуры процессоров. Будет плюсом: - Опыт работы с UVM. - Программирование на ASM, C. - Опыт работы с CI. - Знание интерфейсов AXI, AHB, OCP, CHI.

- Формат: гибрид/офис/удаленно (Москва, Санкт-Петербург, Нижний Новгород, Минск). - Зарплата: обсуждается индивидуально, выше рынка. - ДМС с первых дней, страхование близких. - Бонусы за патенты и НИОКР. - Обучающий портал, курсы английского языка, конференции. - Консультации юристов, психологов, экспертов по здоровому образу жизни.