Վավերացման ինժեներ (FPGA/RTL)

FPGA/RTL վավերացման ինժեներ Kraftway (Ռոսատոմ) ընկերությունում, Մոսկվա: Լրիվ դրույք/հիբրիդ/հեռավար, աշխատավարձը քննարկելի է:

IP բլոկների ֆունկցիոնալ ստուգում UVM մեթոդաբանությամբ; սխալների հետևում և մշակողների հետ փոխգործակցություն; ռեգրեսիոն թեստավորման/CI աջակցություն; ստուգման պլանների ստեղծում:

3+ տարվա փորձ ASIC/FPGA վավերացման կամ RTL մշակման ոլորտում (Verilog/SystemVerilog); UVM իմացություն; ժամանակակից պրոցեսորային ճարտարապետության և SoC ինտերֆեյսների իմացություն (ACE, AXI, APB); SystemVerilog Assertions; Linux; Git/GitLab; երրորդ կողմի VIP-ի հետ աշխատանք; անգլերեն՝ տեխնիկական փաստաթղթերի համար: Լրացուցիչ առավելություն՝ սկրիպտավորում (C, Python, TCL, shell); CI համակարգեր (Jenkins/GitLab + Cadence Vmanager); բարձր արագությամբ ինտերֆեյսներ (PCI-Express, DDR, ONFI/Toggle); PCI-Express և ցանցային ինտերֆեյսներ (xxMII, SFI, SFP); Atlassian արտադրանք (Jira, Confluence):

Սեփական R&D ՏՏ լաբորատորիա; պաշտոնական աշխատանք ՌԴ աշխատանքային օրենսգրքով; ամբողջական սոցփաթեթ՝ ներառյալ բժշկական ապահովագրություն; հիբրիդային գրաֆիկ; աշխատավարձը քննարկելի է; ՏՏ հավատարմագրում; զինվորական ծառայությունից տարկետում: